1. 模拟/数字电路版图工程师

岗位职责：

负责模拟/数字电路的版图设计，DRC和LVS检查等。

任职要求：

1）电子工程、微电子、物理学、数学相关专业全日制本科及以上学历； 

2）熟悉模拟/数字版图设计，有2年及以上相关经验； 

3）熟悉ESD、Latch-up等问题； 

4）熟练使用cadence和Calibre进行DRC、LVS、ERC、LPE检查； 

5）有130nm BiCMOS、55nm CMOS及以下更先进工艺节点版图设计经验者优先考虑，有高速数模混合版图设计经验者优先； 

6）具有良好的沟通能力、学习能力、分析能力和团队合作能力。

2. 模拟电路设计工程师

岗位职责： 

1）参与高速模拟信号处理架构的整体方案设计与可行性分析；

2）主要负责以下子模块的电路设计与版图协同实现：

o 时钟分频电路/分相电路；

o 高速采样保持电路；

o 高速高线性度模拟乘法器/加法器；

o CTLE；

o 带隙基准电路；

o 判决器/交织电路；

o 宽带阻抗匹配

o 片上延迟线；

3）熟悉模拟电路中互连、电源地分布、共模控制及噪声建模；

4）负责前后端仿真验证（Spectre、Calibre、EMIR、AMS、Monte Carlo、PVT）；

5）协助进行流片准备及回片测试调试；

6）与光通信、系统架构、算法团队协作，将算法参数映射为电路实现。

应聘条件： 

1）微电子、电子工程、通信工程等相关专业硕士及以上学历；

2）熟练掌握 CMOS 和 BiCMOS 模拟电路设计，有 28nm CMOS或130nm BiCMOS及以上工艺流片经验者优先；

3）精通差分放大器、乘法器、电流镜、采样保持电路、判决器等基本模块的设计与分析；

4）熟练使用 Virtuoso / Spectre / Calibre 等主流 EDA 工具，具备仿真验证全流程经验；

5）熟悉高速链路中的抖动、噪声、带宽、线性失真等性能指标；

6）有高速通信(带宽>30GHz)中SERDES、ADC/DAC、Driver/TIA或PAM4/16QAM 模拟信号处理芯片设计经验者优先；

7）能独立完成高速模拟电路模块设计并配合版图工程师完成后端验证，有流片测试成功经验者优先；

8）工作踏实、逻辑严谨，有良好的沟通协作能力和技术文档撰写能力。

研究院将提供有竞争力的薪酬待遇，具体标准视岗位和人才层次而定。符合条件的高层次人才可享受杭州市及富阳区人才安居相关政策，包括购房/租赁补贴、子女可享受优质教育资源等。 同时，研究院将参照国内外一流科研院所相应职位提供充足的科研启动经费。根据引进人才的实际科研工作需要，在实验室空间、团队配备等方面给予充分支持。

1. 申请者需将包含个人简历、研究内容和研究计划、学历和学位证书以及其他反映本人工作经历、工作能力、业务水平的材料合并成一个PDF文件，发送至shiehw@westlake.edu.cn，邮件主题请注明“西湖大学光电研究院+岗位+姓名”。

2. 面试通知一般于投递申请后1个月内发出，我们会通过邮箱及时解答应聘问题和相关政策咨询。